영역-선택적 원자층 증착법을 이용한 박막의 선택적 증착방법 및 박막이 선택적으로 형성된 기판

기술 요약본 기술은 10nm 이하 차세대 반도체 소자 제조 시 겪는 기존 리소그래피 및 에칭 공정의 물리적 한계를 해결합니다. 유기티올 저분자 억제제를 활용한 영역-선택적 원자층 증착(AS-ALD) 방법을 통해, 구리(Cu), 이산화규소(SiO2), 질화티타늄(TiN) 등 다양한 기판 표면에 산화하프늄(HfO2) 박막을 포함한 박막을 선택적으로, 그리고 상이한 두께로 정밀하게 증착할 수 있습니다. 이는 기존 공정으로는 불가능했던 3D 패턴 내 추가 패턴 형성 및 제조 비용 절감 효과를 제공하여 반도체 소자의 성능과 신뢰성을 획기적으로 향상시킵니다. 본 기술은 차세대 반도체 소자 구현의 핵심 솔루션입니다.