나태희 부교수

STT-MRAM 및 SOT-MRAM은 읽기 마진이 부족하고 공정 편차로 인한 오프셋 문제가 심각하여 이를 해결하는 센싱 회로 연구를 진행하고 있습니다. 전류 래치 방식과 바디 바이어스 기법을 결합한 오프셋 제거 감지 증폭기(sense amplifier)를 설계하여 공정 변이에 강인한 신호 감지 구조를 구현했습니다. 이 감지 증폭기는 저항 분포가 좁은 MRAM 셀에서도 안정적으로 데이터를 판별할 수 있도록 회로 수준에서 오프셋 보상 메커니즘을 내장하고 있습니다. 해당 기술은 차세대 e-MRAM 메모리 시스템의 핵심 회로 블록으로 적용되어 실제 칩 검증까지 완료된 TRL 7~8 수준에 도달했습니다. 관련 연구 성과는 IEEE TCAS-I 및 TCAS-II에 다수 게재되었으며, 대표 논문인 'STT-MRAM Sensing: A Review'(IEEE TCAS-II, 2021)는 144회 인용되어 해당 분야의 참고 문헌으로 활용되고 있습니다. 아울러 관련 감지 증폭기 설계 기술은 실제 기술이전으로 이어져 산업체 적용 사례를 확보했습니다.

AI 연산 가속을 위한 메모리 내 연산(In-Memory Computing) 구조와 초저전력 구동 방식에 대한 수요가 증가함에 따라 비휘발성 소자를 활용한 저전력 컴퓨팅 회로를 연구하고 있습니다. 테르나리 출력을 지원하는 이진신경망(BNN) 추론 엔진을 설계하여 연산량을 최소화하면서도 정확도를 유지할 수 있는 구조를 구현했으며, 비휘발성 플립플롭 구조를 통해 전원 차단 상태에서도 연산 상태를 보존할 수 있도록 했습니다. 이러한 구조는 전원 온오프가 빈번한 환경에서도 재시작 오버헤드 없이 즉시 연산을 재개할 수 있다는 특징을 갖습니다. 해당 기술은 Edge AI 가속기와 모바일 프로세서에 적용되는 것을 목표로 프로토타입 검증 단계인 TRL 5~6 수준까지 개발이 진행되었습니다. 관련 연구 성과는 IEEE SSC-L(2026)에 논문 게재가 승인되어 학술적으로도 검증받고 있습니다.

IoT 기기 및 우주 환경에서 요구되는 하드웨어 기반 인증과 높은 신뢰성 확보를 위해 MRAM을 활용한 보안 및 내방사선 회로를 연구하고 있습니다. MRAM 셀의 물리적 특성을 이용한 PUF(Physical Unclonable Function)와 TRNG(True Random Number Generator) 회로를 설계하여 복제가 불가능한 고유 식별 값과 예측 불가능한 난수를 생성할 수 있도록 했습니다. 아울러 방사선 환경에서도 데이터 유실 없이 동작할 수 있는 내방사선(Rad-Hard) 래치 회로를 구현하여 극한 환경에서의 신뢰성을 확보했습니다. 이 기술들은 국방 및 항공우주 시스템, 보안 IC, 인증 칩 등에 적용되며 보안칩 환경 테스트 단계인 TRL 6~7 수준까지 개발되었습니다. 관련 연구는 IEEE TAES(IF 5.7)에 논문으로 게재되었고, 우주용 보안 IP를 확보했으며, e-MRAM 기반 고신뢰성 저전력 인증 하드웨어 기술이전 실적을 보유하고 있습니다.