오일권 조교수

반도체 소자의 미세화가 진행되면서 원하는 영역에만 박막을 형성해 공정 비용을 절감하고 불량을 최소화하는 하향식(Bottom-up) 공정의 중요성이 커지고 있습니다. 이를 해결하기 위해 표면의 -OH 활성화 및 -CH3 비활성화 등 표면 화학 반응을 정밀하게 제어하여 특정 기판 영역에만 선택적으로 ALD 박막을 증착하는 기술을 개발했으며, QMS(사중극자 질량분석기)를 통해 공정 조건을 실시간으로 모니터링하고 최적화했습니다. 이 기술은 차세대 DRAM, 낸드플래시, 3D 집적 회로의 초미세 패터닝 공정에 적용되고 있습니다. 삼성종합기술원(SAIT)과 공동 연구를 통해 차세대 전자 소자용 AS-ALD 기술을 공동 개발했으며, 그 결과를 Advanced Science(2025)에 논문으로 게재했습니다. SK하이닉스 오픈 이노베이션 공모전에서 3D 낸드용 옥토플 패터닝 기술로 대상을 수상하고 5만 달러 규모의 기술이전을 완료했으며, Moman에는 선택적 HfO2 나노패턴 기술을 2.5만 달러에 기술이전했습니다. 연세대학교에서 수행한 서브 7nm 멀티패터닝 공정용 하드마스크 기반 옥토플 패터닝 기술 개발 실적은 (주)SK하이닉스로 이어지는 기술이전으로 결실을 맺었습니다. 현재 TRL 3-4 단계로 공정 신뢰성을 검증하고 있습니다., 차세대 메모리용 강유전체 및 고이동도 채널 물질(FeFET, IGZO/HZO): AI 및 빅데이터 처리를 위한 저전력·고속 비휘발성 차세대 메모리 구현이 요구되는 상황에서, 강유전체 박막과 고이동도 채널 물질을 활용한 소자 기술을 연구하고 있습니다. ALD 공정을 이용해 HZO(HfZrOx) 박막의 위상과 결정성을 정밀하게 제어했으며, IGZO 채널 물질을 적용해 고이동도를 달성하고, 저온 나노초 레이저 공정을 통해 3D SoC 통합 기술을 개발했습니다. 이 기술은 Capless DRAM용 FeFET 및 차세대 비휘발성 메모리에 적용됩니다. 개발한 FeFET 소자에서는 1.7V 이상의 메모리 윈도우와 10^5 이상의 on/off 비율을 달성했으며, 10^6 사이클 이상의 내구성을 확보했습니다. Chemistry of Materials(2023)에 게재한 'Dysprosium Incorporation for Phase Stabilization' 논문은 82회 피인용되며 학계의 주목을 받았습니다. 현재 TRL 4-5 단계로 소자 신뢰성 개선 연구를 진행하고 있습니다.

나노스케일 금속 배선의 저항 증가 문제를 해결하기 위해 초저저항 신소재 개발이 요구되는 상황에서, 위상 반금속 기반 초박막 연구를 수행하고 있습니다. 세계 최초로 비정질 위상 반금속(NbP) 나노 극초박막을 개발해 두께가 감소할수록 비저항이 낮아지는 현상을 규명했으며, 전자현미경(SEM/TEM) 분석을 위한 3차원 전도성 코팅 기술도 함께 개발했습니다. 이 기술은 나노스케일 반도체 금속 배선과 SEM/TEM 시료의 전도성 코팅에 적용됩니다. 스탠퍼드 대학교 에릭 팝 교수 연구팀과의 국제 공동 연구를 통해 1.5nm 두께에서 상온 비저항 34μΩ·cm를 달성했으며, 이 결과를 Science(2025)에 논문으로 게재했습니다. 씨엔원(CN1)에는 3차원 전도성 코팅 기술을 11.75억 원에, 저온 금속 ALD 기술을 10만 달러에 기술이전했습니다. NbP 초박막 기술은 TRL 4-5 단계이며, 3D 코팅 기술은 TRL 7-8 단계로 기술이전이 완료된 상태입니다.